PDN 目标阻抗与电源去耦电容组合计算器
在 FPGA / CPU / GPU / 高速 MCU 板卡设计中，为防止多个门电路同时开关（SSO）引起电源塌陷（Ground Bounce / Power Sag），电源分配网络 (PDN) 必须在带宽范围内满足目标阻抗 $Z_{target}$。本工具自动计算目标阻抗并推荐电容阶梯组合。
常见如 FPGA 核心电压 0.9V/1.0V/1.2V，DDR 1.2V/1.35V，MCU 3.3V
核心电源 Core 通常取 2%–3%；普通 IO 铺轨取 5%
芯片从空闲到满载（或 transient 同步开关）的最大电流跳变
去耦电容有效响应带宽，高于此频率由电源/接地平面间电容负责
计算结果
| 容许最大纹波电压 ΔVmax | — mV |
| PDN 目标阻抗 Ztarget | — mΩ |
| 整体去耦所需最小总电容 Ctotal | — μF |
| 推荐去耦电容阶梯组合方案 | — |
电源完整性 (PI) 核心公式：
$$\Delta V_{max} = V_{dd} \times \frac{\text{Ripple\%}}{100}$$
$$Z_{target} = \frac{\Delta V_{max}}{\Delta I_{max}} = \frac{V_{dd} \times \text{Ripple\%}}{\Delta I_{max}}$$
$$C_{total} \approx \frac{\Delta I_{max}}{\Delta V_{max} \times 2\pi f_{transit}}$$
dgbzxny | 博众新材
免费获取样品与设计选型支持
提供贴片铜条、贴片螺母、焊接端子、PCB插片等多样化样品，支持定制开发与技术方案匹配。
