ADC 抗混叠 RC 滤波器与采样保持时间匹配计算器
传感器信号接入 MCU ADC 采样前，若未经过抗混叠低通滤波器（Anti-Aliasing Filter），高于奈奎斯特频率（$f_s / 2$）的高频噪声将**混叠（Aliasing）**折回带内，造成严重的测量误差。同时，RC 滤波器的 $R$ 选得过大又会导致 ADC 采样保持电容 $C_{sh}$ 来不及充满电。本工具一站式解决阻容选型与时间常数校核。
即每秒钟 ADC 进行转换的次数（Sampling Rate）
需要保留的真实传感器信号带宽高限（必须低于 $f_s / 2$）
参考 MCU 数据手册 ADC 输入阻抗章节（STM32 典型为 8–16 pF）
ADC 采样开关闭合充电的时间（Sampling Cycles）
计算结果与 RC 滤波选型建议
| 奈奎斯特极限频率 fNyquist | — kHz |
| 推荐抗混叠截止频率 fc (-3dB) | — kHz |
| 推荐外部滤波电容 Cfilt | — nF (至少 $20 \times C_{sh}$) |
| 推荐外部滤波电阻 Rfilt | — Ω |
| 采样充放电时间常数 N$\tau$ 满足度 | — |
| 抗混叠电路评估与建议 | — |
抗混叠与采样保持匹配核心公式：
$$f_{Nyquist} = \frac{f_s}{2}$$
抗混叠滤波器截止频率设计：$$f_{in,max} \le f_c < f_{Nyquist}$$
12-bit ADC 要求采样时间内充电达到 0.5 LSB 精度：
$$t_{sample} \ge \ln(2^{N+1}) \times \tau = \ln(2^{13}) \times (R_{filt} + R_{adc}) \times C_{sh} \approx 9.01 \times \tau$$
dgbzxny | 博众新材
免费获取样品与设计选型支持
提供贴片铜条、贴片螺母、焊接端子、PCB插片等多样化样品，支持定制开发与技术方案匹配。
